(51)Int.CI.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-146496

(43) Date of publication of application: 06.06.1997

V/2 --- -- ---

G09G 3/36

GO2F 1/133 HO4N 9/31

HO4N 9/64

(21)Application number: 07-299520

(71)Applicant: NEC CORP

(22)Date of filing:

17.11.1995 (72)Invento

(72)Inventor: KAYAMA NOBUTAKE


MIHARA TOMOHIRO

(54) PROJECTOR WITH COLOR IRREGULARITY AND LUMINANCE UNEVENNESS CORRECTING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To solve the color irregularity and luminance unevenness on a display image when lights of three primary colors are separated and composed to display an image on a screen.

SOLUTION: An address generating circuit 15 generates an address signal corresponding to a color irregularity correcting point on a screen for displaying an image. A correction value in the correcting point is stored in a color irregularity correcting data memory 11R in conformation to this address signal. The correction value stored in the memory is read on the basis of the address signal. Image signal level is corrected on the basis of the read correction value, and lights of three primary colors are separated and composed to project and display the image. When the image signal level is corrected, an interpolation data is generated from a plurality of correction values by a pedestal level control voltage generating circuit 9R and a gain control voltage generating circuit 10R. Thus, both pedestal level and gain are corrected.



LEGAL STATUS

[Date of request for examination]

17.11.1995

[Date of sending the examiner's decision of

13.05.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号:

特開平9-146496

(43)公開日 平成9年(1997)6月6日


(51) Int.Cl. ⁶ 簡	微別記号	FI	技術表示箇所
G 0 9 G 3/36		G 0 9 G 3/36	
·	5 0 5	G02F 1/133	5 0 5
H 0 4 N 9/31		H 0 4 N 9/31	A
9/64		9/64	F
		審査請求 有	請求項の数5 OL (全8 頁)
(21) 出願番号 特願平7	299520	(71)出願人 000004 日本曾	1237 15条 15条
(22)出願日 平成7年	丰(1995)11月17日		港区芝五丁目7番1号
(сс) шекц тих г т	F(1000) 11/11/1	(72)発明者 香山	
		1	港区芝五丁目7番1号 日本電気株
		式会社	
		(72)発明者 三原	
			3港区芝五丁目7番1号 日本電気株
		式会社	
	:	(74)代理人 弁理士	: 後藤 洋介 (外2名)
•			
		•	
	· · · · · ·		

(54) 【発明の名称】 色むら及び輝度むら補正回路付プロジェクタ

(57)【要約】

【課題】 3原色の光を分離合成しスクリーン上に画像を表示する際、表示画像上の色むらおよび輝度むらを解消する。

【解決手段】 アドレス発生回路15は画像を表示するスクリーン上の色むら補正点に対応するアドレス信号を生成する。色むら補正データメモリ11Rにはこのアドレス信号に対応して補正点における補正値が記憶されている。そして、このメモリに記憶された補正値はアドレス信号に基づいて読み出される。読み出した補正値に基づいて映像信号レベルが補正され3原色の光を分離合成して投射表示する。映像信号レベルを補正する際には、ペデスタルレベル制御電圧発生回路9R及び利得制御電圧発生回路10Rによって複数の補正値から補間データが生成される。これによって、ペデスタルレベル及びゲインの両方が補正される。



【特許請求の範囲】

【請求項1】 3原色の光を分離合成しスクリーン上に画像を表示するプロジェクタにおいて、前記画像を表示するスクリーン上の色むら補正点に対応するアドレス信号を生成するアドレス信号生成手段と、前記アドレス信号に対応して前記補正点における補正値が格納されたメモリと、該メモリに記憶された補正値を前記アドレス信号に基づいて読み出す読み出し手段と、該読み出した補正値に基づいて映像信号レベルの補正を行って色むらを補正する補正手段とを有する色むら及び輝度むら補正回路付プロジェクタ。

【請求項2】 3原色の光を分離合成しスクリーン上に画像を表示するプロジェクタにおいて、前記画像を表示するスクリーン上の色むら補正点に対応するアドレス信号を生成するアドレス信号生成手段と、前記アドレス信号に対応して前記補正点における補正値が格納されたメモリと、該メモリに記憶された補正値を前記アドレス信号に基づいて読み出す読み出し手段と、前記メモリから読み出した複数の補正値から補間データを生成する補間手段と、前記メモリから読み出した補正値及び前記補間手段と、前記メモリから読み出した補正値及び前記補間手段から得られる補間値に基づいて映像信号レベルの補正を行って色むらを補正する補正手段とを有することを特徴とする色むら及び輝度むら補正回路付プロジェクタ。

【請求項3】 請求項1又は請求項2に記載されたプロジェクタにおいて、前記画像を表示する走査方向に応じて前記アドレス信号の順序を変更して変更アドレス信号を生成する変更手段を備え、前記読み出し手段は前記変更アドレス信号に応じて前記メモリに記憶された補正値を読み出すようにしたことを特徴とする色むら及び輝度むら補正回路付プロジェクタ。

【請求項4】 請求項1、請求項2、又は請求項3に記載されたプロジェクタにおいて、前記補正手段は、前記映像信号のペデスタルレベル及び映像ゲインを補正するようにしたことを特徴とする色むら及び輝度むら補正回路付プロジェクタ。

【請求項5】 請求項2、請求項3、又は請求項4に記載されたプロジェクタにおいて、前記補間手段は、少なくとも重み係数発生器、乗算器、加算器、及びLPFを備えることを特徴とする色むら及び輝度むら補正回路付 40プロジェクタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、色むら及び輝度むら補正回路を備えるプロジェクタに関し、特に、ビデオ又はコンピュータ画像を35~200インチの大型スクリーンに拡大投写するプロジェクタにおいて、投写画面内の色むら及び輝度むらを補正する補正回路に関する。

[0002]

【従来の技術】一般に、液晶プロジェクタでは、赤、

緑、青(以下、それぞれR、G、Bと略記する)の各液 晶モジュールの液晶セルギャップ厚のばらつき及び同一 パネル面内不均一性等に起因して、R、G、Bの各コン トラストが異なり、このため、R、G、Bの3枚の液晶 モジュールを透過させて合成投写した表示画像に色むら 及び輝度むらが生じる。

【0003】このような不具合を防止するための技術として、例えば、特開平05-196913号公報に記載された技術が知られている(以下先行技術と呼ぶ)。

【0004】この先行技術では、スクリーン上の色むらを補正すべき補正点を指定する信号を出力するカーソル発生回路と、指定した補正点のアドレスを指定するアドレス信号を作成する水平及び垂直アドレス回路と、補正点における色むらを補正する補正値を与える補正器と、前記アドレス信号に対応した補正値をフレームメモリに書き込み読み出し制御するCPUと、フレームメモリから読出した補正値より映像信号レベルを補正する映像信号補正回路を備えている。

[0005]

【発明が解決しようとする課題】ところで、上述の先行技術では、スクリーン上の色むらを補正すべき補正点を指定する信号を出力するカーソル発生回路と補正値をフレームメモリに記憶するための手段とを液晶プロジェクタが備える必要がある。

【0006】ところが、補正点がスクリーン全面に必要であると、原理的にR、G、B液晶パネルの画素数がそれぞれ水平1280、垂直1024の場合、補正点数が1280×1024=1,310,720ヶ所必要であり、R、G、Bのトータル補正値を記憶及び読出しするフレームメモリの記憶容量として1,310,720×3×(補正値データビット数:例えば8ビット)大の記憶容量が必要となってしまう。

【0007】実際の色むらの発生パターンは、液晶パネルの画素数に比較すればかなり粗くなだらかな変化であるのにもかかわらず、大量の補正点数 (調整点数) が必要で、その結果、調整作業に長時間を要する等、色むらを解消するための操作が煩わしいという問題点がある。 【0008】本発明の目的は、色むら及び輝度むらを容易に解消できるプロジェクタを提供することにある。

[0009]

【課題を解決するための手段】本発明によれば、3原色の光を分離合成しスクリーン上に画像を表示するプロジェクタにおいて、前記画像を表示するスクリーン上の色むら補正点に対応するアドレス信号を生成するアドレス信号生成手段と、前記アドレス信号に対応して前記補正点における補正値が格納されたメモリと、該メモリに記憶された補正値を前記アドレス信号に基づいて読み出し手段と、該読み出した補正値に基づいて映像信号レベルの補正を行って色むらを補正する補正手段とを有する色むら及び輝度むら補正回路付プロジェクタが得

られる。

【0010】さらに、本発明によれば、3原色の光を分離合成しスクリーン上に画像を表示するプロジェクタにおいて、前記画像を表示するスクリーン上の色むら補正点に対応するアドレス信号を生成するアドレス信号生成手段と、前記アドレス信号に対応して前記補正点における補正値が格納されたメモリと、該メモリに記憶された補正値を前記アドレス信号に基づいて読み出す読み出し手段と、前記メモリから読み出した複数の補正値から補間データを生成する補間手段と、前記メモリから読み出した補工値及び前記補間手段から得られる補間値に基づいて映像信号レベルの補正を行って色むらを補正する補正手段とを有することを特徴とする色むら及び輝度むら補正回路付プロジェクタが得られる。

【0011】また、このプロジェクタは、前記画像を表示する走査方向に応じて前記アドレス信号の順序を変更して変更アドレス信号を生成する変更手段を備え、前記読み出し手段は前記変更アドレス信号に応じて前記メモリに記憶された補正値を読み出すようにしてもよい。そして、前記補正手段は、前記映像信号のペデスタルレベ 20 ル及び映像ゲインを補正する。

【0012】上記の補間手段は、少なくとも重み係数発 生器、乗算器、加算器、及びLPFを備えている。

[0013]

【発明の実施の形態】以下本発明について図面を参照して説明する。図1は本発明によるプロジェクタの統図である。そして、図1に示すH-PLL回路14、アドレス発生回路15、R回路の利得制御電圧発生回路10R及び色むら補正データメモリ11Rの詳細を図2に示す。さらに、図3には、図1(及び図2)のペデスタル 30レベル制御電圧発生回路9Rを詳細に示す。

【0014】図1を参照して、図示のプロジェクタは、R回路12R、G回路12G、及びB回路12Bを備えており、R回路12R、G回路12G、及びB回路12Bにはそれぞれ液晶パネル(R)13R、(G)13G、及び(B)13Bが接続されている。これらR回路12R、G回路12G、及びB回路12Bには、例えば、コンピュータ(図示せず)からRーIN信号16R、GーIN信号16G、及びBーIN信号16Bが与えられる。

【0015】これらR回路12R、G回路12G、及びB回路12Bにはアドレス変換回路49を介してアドレス発生回路15が接続される。図示のH-PLL回路14には、例えば、コンピュータ(図示せず)からのH-IN信号17が与えられる。

【0016】H-PLL回路14の出力はアドレス発生*

*回路15に与えられるとともにR回路12R、G回路1 2G、及びB回路12Bに与えられ、さらに、コンピュータからのV-IN信号18がアドレス発生回路15と R回路12R、G回路12G、及びB回路12Bとに与えられる。

【0017】ここで、R回路12Rに注目して、R回路 12Rはペデスタルクランプ回路1、ゲイン調整回路 2、A/D変換器(ADC)3、V-T補正回路4、極 性反転回路5、D/A変換器(DAC)6、及びパネル 駆動出力増幅器7を備えており、R-IN信号16Rは ペデスタルクランプ回路1に与えられ、パネル駆動出力 増幅器7は液晶パネル(R)13Rに接続されている。 【0018】 R回路12 Rは、さらに、クランプレベル 制御回路8、ペデスタルレベル制御電圧発生回路9R、 利得制御電圧発生回路10R、及び色むら補正データメ モリ11Rを備えている。そして、色むら補正データメ モリ11Rから読み出された補正データに応じてペデス タルレベル制御電圧発生回路9Rはペデスタルレベル制 御電圧を生成し、このペデスタルレベル制御電圧に基づ いてクランプレベル制御回路8はペデスタルクランプ回 路1を制御する。同様にして、色むら補正データメモリ 11 Rから読み出された補正データに応じて利得制御電 圧発生回路10尺はゲイン調整回路2に利得制御電圧を 与える。

【0019】なお、G回路12G及びB回路12BはR 回路12Rと同様に構成されている。

【0020】ここで、プロジェクタが液晶プロジェクタ の場合を例にして、測定点以外の色補正データの直線補 間による算出方法について説明する。いま、液晶パネル の水平画素数をnとする(例: n=1280)。液晶パ ネルの垂直画素数をしとする(例: L=1024)。投 射全画面の水平をmプロックに分割する(例:m=1 6)。投射全画面の垂直をm'ブロックに分割する (例:m'=16)。そして、コントラスト(利得)補 正係数データをAとし、ブライト(ペデスタルレベル) 補正データをBとすると、投射画面の横、立てをそれぞ れm、m′箇所測定して得られた各色補正データ(コン トラスト補正データAとプライト補正データB)は測定 点アドレス(x、y)を用いて、図4で示すように表わ される。ここで、1プロック内の水平画素数はn/m (例:n/m=1280/16=80)、1ブロック内 の垂直画素数はL/m' (例:L/m' = 1024/1 6=64) である。

【0021】また、測定点以外の色補正データは測定済 み色補正データから図5に示す直線補間にて算出でき る。ここで、

 $A(j,k) = \{A(x,y) \times (1-j/(n/m)) + A(x+1,y) \times (j/(n/m))\} \times (1-k/(L/m')) + \{A(x,y+1) \times (1-j/(n/m)) + A(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(y,y) \times (1-j/(n/m)) + B(x+1,y) \times (j/(n/m))\} \times (1-k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m))\} \times (k/(L/m')) + \{B(x,y+1) \times (1-j/(n/m)) + B(x+1,y+1) \times (j/(n/m)) + B(x+1,y+1) \times (j/(n$

ただし、j、kはプロック内アドレスで、j=0, 1, 2, …, (n/m -1=79)、k=0, 1, 2, …, (L/m' -1=63) である。

【0022】前述のように、プロジェクタに接続されたコンピュータからR-IN信号16R、G-IN信号16G、及びB-IN信号16BがそれぞれR回路12R、G回路12G、及びB回路12Bに与えられる。さらに、コンピュータからH-IN信号17はH-PLL回路14に入力される。

【0023】図2も参照して、いまR回路12Rに注目して、H-PLL回路14は、位相比較器19、制御電圧発生回路20、電圧制御発振器21、及び分周器22を備えており、H-IN信号17に同期し、R-IN信号16R(及びG-IN16G、B-IN16B)を画素単位にサンプルするためのクロックパルス46とH周期パルス47を生成する。そして、これらクロックパルス46及びH周期パルス47は、ペデスタルレベル制御電圧発生回路9R、利得制御電圧発生回路10R、及びアドレス発生回路15に与えられる。

【0024】Hブロック内(n/m)進カウンタ23H及びHブロックxアドレス発生器24Hは分文周器22の出力(H周期パルス)47に応じて動作し、Hブロック内(n/m)進カウンタ23Hではクロックパルス46を受けHブロック内アドレスjを図5に示す横軸アドレス(0,1,2,…,n/m-1)のようにn/m周期で生成する。次に、Hブロックxアドレス発生器24Hは、Hブロック内アドレスjを受け、xアドレスを図4に示す横軸アドレス(1,2,3,…,m)のように生成し、さらに、アドレス加算器25Hによって(x+1)アドレスが生成される。

【0025】同様にして、H周期パルス47とV-IN信号18とに応じてVブロック内(L/m')進カウンタ23Vは、Vブロック内アドレスkを図5に示す縦軸アドレス(0,1,…,(L/m'-1)のようにL/m'周期で生成する。そして、Vブロックyアドレス発生器24VはVブロック内アドレスkとV-IN信号18とに応じてyアドレスを生成し、アドレス加算器25Vによって(y+1)アドレスが生成される。

【0026】これらx、(x+1)、y、(y+1)アドレスは投射方式切換信号49に応じて切換動作を行うアドレス変更回路48を介して色むら補正データメモリ11Rに与えられる。

【0027】色むら補正データメモリ11Rにおいて、上記のx、(x+1)、y、(y+1)アドレスはPROM26に与えられ、A(x, y)、A(x+1, y)、A(x, y+1)、及びA(x+1, y+1)レジスター27A乃至30AはPROM出力に応じて、4測定点のコントラスト(利得)補正データA(x, y)、A(x+1, y+1)を出力する。同様にして、B(x, y)、

B (x+1, y)、B (x, y+1)、B (x+1, y+1) レジスター27B乃至30Bは、4測定点のブライト(ペデスタルレベル)補正データB (x, y)、B (x+1, y)、B (x+1, y)、B (x+1, y)、B (x+1, y)、B (x+1, y+1)を出力する。そして、コントラスト(利得)補正データは、利得制御電圧発生回路10Rに与えられ、ブライト(ペデスタルレベル)補正データはペデスタルレベル制御電圧発生回路9Rに与えられる。

【0028】図2を参照して、利得制御電圧発生回路10Rは、乗算器31乃至34及び乗算器39及び40、係数(1-jm/n)発生器35、係数(jm/n)発生器36、加算器37、38、及び43、係数(1-jm,/n)発生器41、係数(jm,/n)発生器42、D/A変換器(DAC)44A、及びLPF50を備えている。

【0029】一方、ペデスタルレベル制御電圧発生回路9Rは、図3に示すように、利得制御電圧発生回路10Rと同様の回路構成を備えている(図3においては、便宜上、D/A変換器(DAC)44Bを除いて図2の構成要素と同一の参照番号を用いている)。

【0030】このように、利得制御電圧発生回路10R及びペデスタルレベル制御電圧発生回路9Rをそれぞれ重み係数発生器、乗算器、加算器で構成することによって、測定点以外の色補正データも上述のようにして直線補間で算出できる。

【0031】利得制御電圧発生回路10R及びペデスタルレベル制御電圧発生回路9Rにおいてそれぞれ算出したコントラスト(利得)補正係数データA(j,k)及びプライト(ペデスタルレベル)補正データB(j,

k)はD/A変換器(DAC)44A及び44BとLPF50を経由して(アナログ)利得制御電圧45AR及び(アナログ)ペデスタルレベル制御電圧45BRとしてゲイン調整回路2及びクランプレベル制御回路8に与えられる。

【0032】以上、R回路について説明したが、G回路及びB回路においても同様な利得制御電圧発生回路、ペデスタルレベル制御電圧発生回路、及び色むら補正データメモリを備えることによって、R回路と同様にしてG回路及びB回路においても独立に各色レベルを補正でき、合成投射された表示画像の色むらが解消される。

【0033】以上、色むらを主体に述べたが、色むらを 補正するだけではなくて、RGBの各色レベルを同時に 変化させれば輝度むらも補正できる。

【0034】なお、図1又は図2に示すアドレス変更回路48として変換テーブルをプログラムしたPROM等を用いれば、投射方式が左右反転又は上下反転の切替信号49により、補正値を読み出すアドレスを変更することができる。

【0035】上述の例では、液晶プロジェクタについて 50 説明したが、CRTタイプのプロジェクタの色むら補正 にも有効であることは、上述の説明から明らかである。 【0036】

【発明の効果】以上説明したように、本発明では、従来のように、色むらを指定する手段(カーソル発生回路)及び補正値をフレームメモリに記憶する手段を有する必要がなく、しかも、従来、R, G, Bのトータル補正値を読出すフレームメモリの容量が1, 310, 720×3×(補正データビット数:例えば8ビット)必要であったのに比べて、本発明ではPROMメモリーの(白あるいは黒)色補正データ容量は(m+1)×(m'+1)×3×(補正データビット数:例えば8ビット)=289×3×(補正データビット数:例えば8ビット))であり、メモリ容量を約5000分の1に削減できるという効果がある。

【0037】さらに、本発明では、補正点(調整点)がスクリーン全面に必要な場合にも、補正点数(測定点数)は $(m+1) \times (m'+1) = 289$ に減少する。従って、調整作業の大幅な短縮が得られるという効果がある。

【0038】加えて、従来の色補正データはホワイトバ 20 ランス補正データのみであったが、本発明では、色補正 データとしてホワイトバランス補正用のコントラスト補 正データAと、黒レベルでの色むら(黒バランス)補正 用のプライト補正 (ペテスタルレベル補正) データBの 両方を読み出すことができるので、ホワイトバランスの

【図4】

		→ 首曲の水平方向 x				
		1	2	X . A.	x+1	" m
†	1	A(I,I) B(I,I)	A(2,1) B(2,1)			
画像の美官方内	2	A(1,2) B(1,2)	A(2,2) B(2,2)			
л pl y	y			A(x,y) B(x,y)	A(x+l, y) B(x+l, y)	,
	y+I		;·	A(x,y+i) B(x,y+i)	A(x+1,y+1) B(x+1,y+1)	
	m'	·				A(m,m') B(m,m')

- 8

みでなく黒バランスの補正も可能となるという利点がある。

【0039】また、アドレス変換回路を備えているので、スクリーンに光を投射する投射方向を左右あるいは上下あるいは左右と上下を同時に変更しても色むらが生じないという効果がある。

【図面の簡単な説明】

【図1】本発明によるプロジェクタを示す図である。

【図2】図1に示すH-PLL、アドレス発生回路、R 回路の色むら補正データメモリ、及び利得制御電圧発生 回路を詳細に示す図である。

【図3】 デスタルレベル制御電圧発生回路を詳細に示す図である。

【図4】測定点アドレスと各色補正データとの関係を示す図である。

【図5】測定点以外の色補正データを算出する際に用いられる直線補間を説明するための図である。

【符号の説明】

12R R回路

12G G回路

12B B回路


13R, 13G, 13R 液晶パネル

14 H-PLL回路


15 アドレス発生回路

48 アドレス変更回路


【図5】




【図1】



【図2】



【図3】



* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the projector which carries out separation composition of the light in three primary colors, and displays an image on a screen An address signal generation means to generate the address signal corresponding to the point on the screen which displays said image amending [irregular color], The memory in which the correction value in said amending point was stored corresponding to said address signal, the irregular color and the projector with a brightness unevenness amendment circuit which have the read-out means which reads the correction value memorized by this memory based on said address signal, and an amendment means to amend video-signal level based on this correction value that carried out reading appearance, and to amend an irregular color.

[Claim 2] In the projector which carries out separation composition of the light in three primary colors, and displays an image on a screen An address signal generation means to generate the address signal corresponding to the point on the screen which displays said image amending [irregular color], The memory in which the correction value in said amending point was stored corresponding to said address signal, The read-out means which reads the correction value memorized by this memory based on said address signal, A interpolation means to generate interpolation data from two or more correction value read from said memory, The irregular color and the projector with a brightness unevenness amendment circuit which are characterized by having an amendment means to amend video-signal level based on the interpolation value acquired from the correction value read from said memory, and said interpolation means, and to amend an irregular color.

[Claim 3] It is the irregular color and the projector with a brightness unevenness amendment circuit which are equipped with a modification means to change the sequence of said address signal in the projector indicated by claim 1 or claim 2 according to the scanning direction which displays said image, and to generate a modification address signal, and are characterized by said read-out means reading the correction value memorized by said memory according to said modification address signal. [Claim 4] It is the irregular color and the projector with a brightness unevenness amendment circuit which are characterized by said amendment means amending the pedestal level and image gain of said video signal in the projector indicated by claim 1, claim 2, or claim 3.

[Claim 5] It is the irregular color and the projector with a brightness unevenness amendment circuit which are characterized by equipping said interpolation means with a weighting-factor generator, a multiplier, an adder, and LPF at least in the projector indicated by claim 2, claim 3, or claim 4.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the amendment circuit which amends the irregular color and brightness unevenness in a projection screen especially in the projector which carries out expansion projection of video or the computer image at a 35-200 inches large-sized screen about a projector equipped with an irregular color and a brightness unevenness amendment circuit.

[0002]

[Description of the Prior Art] Generally, in a liquid crystal projector, it originates in dispersion of the liquid crystal cell gap thickness of red, green, and each blue (it is hereafter written as R, G, and B, respectively) liquid crystal module, the heterogeneity within the same panel side, etc., each contrast of R, G, and B differs, and, for this reason, an irregular color and brightness unevenness arise in the display image which was made to penetrate the liquid crystal module, R, G, and B, of three sheets, and carried out synthetic projection.

[0003] The technique indicated by JP,05-196913,A is known as a technique for preventing such fault (it is called the advanced technology below).

[0004] The cursor generating circuit which outputs the signal which specifies the amending point which should amend the irregular color on a screen in this advanced technology, The horizontal and perpendicular address circuit which create the address signal which specifies the specified address of an amending point, It has the video-signal amendment circuit which amends video-signal level from the amendment machine which gives the correction value which amends the irregular color in an amending point, CPU which writes the correction value corresponding to said address signal in a frame memory, reads it, and controls it, and the correction value read from the frame memory.

[Problem(s) to be Solved by the Invention] By the way, a liquid crystal projector needs to be equipped with the means for memorizing the cursor generating circuit and correction value which output the signal which specifies the amending point which should amend the irregular color on a screen to a frame memory in the above-mentioned advanced technology.

[0006] however, the number of pixels of R, G, and B liquid crystal panel is theoretically level respectively in an amending point being required for the whole screen surface -- the case where they are 1280 and a perpendicular 1024 -- amendment mark -- 1280x1024=1,310,720 place -- required -- the total correction value of R, G, and B -- as the memory capacity of storage and the frame memory which carries out read-out -- 1,310,720x3x (number of correction value data bits:, for example, 8 bits) -- adult memory capacity will be needed.

[0007] If it compares with the number of pixels of a liquid crystal panel, although the actual generating pattern of an irregular color will be a quite coarse gently-sloping change, it has the trouble that it is troublesome that a lot of amendment mark (adjustment mark) are required, consequently tuning takes long duration to them etc. as for the actuation for canceling an irregular color.

[0008] The purpose of this invention is to offer the projector which can cancel an irregular color and

brightness unevenness easily.

[0009]

[Means for Solving the Problem] In the projector which according to this invention carries out separation composition of the light in three primary colors, and displays an image on a screen An address signal generation means to generate the address signal corresponding to the point on the screen which displays said image amending [irregular color], The memory in which the correction value in said amending point was stored corresponding to said address signal, the irregular color and the projector with a brightness unevenness amendment circuit which have the read-out means which reads the correction value memorized by this memory based on said address signal, and an amendment means to amend video-signal level based on this correction value that carried out reading appearance, and to amend an irregular color are obtained.

[0010] Furthermore, according to this invention, it sets to the projector which carries out separation composition of the light in three primary colors, and displays an image on a screen. An address signal generation means to generate the address signal corresponding to the point on the screen which displays said image amending [irregular color], The memory in which the correction value in said amending point was stored corresponding to said address signal, The read-out means which reads the correction value memorized by this memory based on said address signal, A interpolation means to generate interpolation data from two or more correction value read from said memory, The irregular color and the projector with a brightness unevenness amendment circuit which are characterized by having an amendment means to amend video-signal level based on the interpolation value acquired from the correction value read from said memory and said interpolation means, and to amend an irregular color are obtained.

[0011] Moreover, this projector is equipped with a modification means to change the sequence of said address signal according to the scanning direction which displays said image, and to generate a modification address signal, and you may make it said read-out means read the correction value memorized by said memory according to said modification address signal. And said amendment means amends the pedestal level and image gain of said video signal.

[0012] The above-mentioned interpolation means is equipped with a weighting-factor generator, a multiplier, an adder, and LPF at least.

[0013]

[Embodiment of the Invention] This invention is explained with reference to a drawing below. <u>Drawing 1</u> is the ** Fig. of the projector by this invention. And the detail of gain control electrical-potential-difference generating circuit 10R of the H-PLL circuit 14 shown in <u>drawing 1</u>, a address generation circuit 15, and R circuit and irregular color amendment data memory 11R is shown in <u>drawing 2</u>. Furthermore, pedestal level control voltage generating circuit 9R of <u>drawing 1</u> (and <u>drawing 2</u>) is shown in a detail at drawing 3.

[0014] With reference to <u>drawing 1</u>, the projector of illustration is equipped with R circuit 12R, G circuit 12G, and B circuit 12B, and liquid crystal panel (R)13R, (G)13G, and (B)13B is connected to R circuit 12R, G circuit 12G, and B circuit 12B, respectively. R-IN signal 16R, G-IN signal 16G, and B-IN signal 16B are given to these R circuit 12R, G circuit 12G, and B circuit 12B from a computer (not shown).

[0015] A address generation circuit 15 is connected to these R circuit 12R, G circuit 12G, and B circuit 12B through the address translation circuit 49. The H-IN signal 17 from a computer (not shown) is given to the H-PLL circuit 14 of illustration.

[0016] The output of the H-PLL circuit 14 is given to R circuit 12R, G circuit 12G, and B circuit 12B while it is given to a address generation circuit 15, and the V-IN signal 18 from a computer is further given to a address generation circuit 15, R circuit 12R, G circuit 12G, and B circuit 12B. [0017] Here, paying attention to R circuit 12R, R circuit 12R is equipped with the pedestal clamping circuit 1, the gain equalization circuit 2, A/D converter (ADC) 3, the V-T amendment circuit 4, the polarity-reversals circuit 5, D/A converter (DAC) 6, and the panel drive output amplifier 7, R-IN signal

polarity-reversals circuit 5, D/A converter (DAC) 6, and the panel drive output amplifier 7, K-IN sign 16R is given to the pedestal clamping circuit 1, and the panel drive output amplifier 7 is connected to

liquid crystal panel (R)13R.

[0018] R circuit 12R is further equipped with the clamp level control circuit 8, pedestal level control voltage generating circuit 9R, gain control electrical-potential-difference generating circuit 10R, and irregular color amendment data memory 11R. And according to the amendment data read from irregular color amendment data memory 11R, pedestal level control voltage generating circuit 9R generates pedestal level control voltage, and the clamp level control circuit 8 controls the pedestal clamping circuit 1 based on this pedestal level control voltage. Similarly, according to the amendment data read from irregular color amendment data memory 11R, gain control electrical-potential-difference generating circuit 10R gives a gain control electrical potential difference to the gain equalization circuit 2. [0019] In addition, G circuit 12G and B circuit 12B is constituted like R circuit 12R. [0020] Here, the case where a projector is a liquid crystal projector is made into an example, and the calculation approach by the linear interpolation of color correction data other than point of measurement is explained. Now, the number of level pixels of a liquid crystal panel is set to n (example: n= 1280). The number of perpendicular pixels of a liquid crystal panel is set to L (example: L= 1024). The horizontal of a projection full screen is divided into m blocks (example: m= 16). The perpendicular of a projection full screen is divided into m' block (example: m'=16). And when contrast (gain) correction factor data are set to A and bright (pedestal level) amendment data are set to B, it is expressed as m and each color correction data (the contrast amendment data A and bright amendment data B) obtained by carrying out m' part measurement show the side of a projection screen, and **** by drawing 4 using the point-of-measurement address (x y), respectively. Here, the number of perpendicular pixels in n/m (example: n/m=1280 / 16= 80) and 1 block of the number of level pixels in 1 block is L/m' (example: L/m'=1024 / 16= 64).

[0021] Moreover, color correction data other than point of measurement are computable in the linear interpolation shown in drawing 5 from measured color correction data. Here A(j, k) = {A (x y) x (1-j/(n/m))+A(x+1, y) x (j/(n/m))} x(1-k/(L/m'))+ {A (x y+1) x (1-j/(n/m)) + A(x+1, y+1) x (j/(n/m))} x(k/(L/m')) B(j, k) = {B (x y) x (1-j/(n/m))+B(x+1, y) x (j/(n/m))} x (1-k/(L/m'))+ {B (x y+1) x (1-j/(n/m))+B (x+1, y+1) x (j/(n/m))} x (k/(L/m')), however j and k are the addresses within a block. It is j=0, 1 and 2, --, (n/m -1=79), k=0, 1 and 2, --, (L/m'-1=63).

[0022] As mentioned above, R-IN signal 16R, G-IN signal 16G, and B-IN signal 16B are given to R circuit 12R, G circuit 12G, and B circuit 12B from the computer connected to the projector, respectively. Furthermore, the H-IN signal 17 is inputted into the H-PLL circuit 14 from a computer.

[0023] Also referring to drawing 2, now, paying attention to R circuit 12R, the H-PLL circuit 14 is equipped with the phase comparator 19, the control voltage generating circuit 20, the voltage controlled oscillator 21, and the counting-down circuit 22, synchronizes with the H-IN signal 17, and generates the clock pulse 46 and the H periodical pulse 47 for carrying out the sample of the R-IN signal 16R (and G-IN16G, B-IN16B) per pixel. And these clock pulses 46 and the H periodical pulse 47 are given to pedestal level control voltage generating circuit 9R, gain control electrical-potential-difference generating circuit 10R, and a address generation circuit 15.

[0024] In H blocks (n/m), ** counter 23H and H block x address generation machine 24H operate according to the output (H periodical pulse) 47 of ******** 22, and are generated a n/m period by ** counter 23H in H blocks (n/m) like the axis-of-abscissa address (0, 1, 2, --, n/m -1) which receives a clock pulse 46 and shows the address j in H blocks to drawing 5. Next, H block x address generation machine 24H receive the address j in H blocks, and generate it like the axis-of-abscissa address (1, 2, 3, --, m) which shows the x addresses to drawing 4, and the address (x+1) is further generated by address adder 25H.

[0025] Similarly, according to the H periodical pulse 47 and the V-IN signal 18, ** counter 23V are the axis-of-ordinate address (as shown in 0, 1, --, (L/m'-1), it generates a L/m' period.) which shows the address k in a V block to drawing 5 in a V block (L/m'). And V block y address generation machine 24V generate y address according to the address k in a V block, and the V-IN signal 18, and the address (y+1) is generated by address adder 25V.

[0026] These [x], (x+1), y, and the address (y+1) are given to irregular color amendment data memory

11R through the address-modification circuit 48 which performs change-over actuation according to the

projection method change-over signal 49.

[0027] In irregular color amendment data memory 11R Above x, (x+1), y, The address is given to PROM26. A (x y), A (x+1, y), (y+1) A (x y+1) and A (x+1, y+1) register 27A thru/or 30A output the contrast (gain) amendment data A (x y), A (x+1, y), A (x y+1), and A (x+1, y+1) of 4 point of measurement according to a PROM output. Similarly, B (x y), B (x+1, y), B (x y+1), B (x+1, y+1) register 27B, or 30B outputs the bright (pedestal level) amendment data B (x y), B (x+1, y), B (x y+1), and B (x+1, y+1) of 4 point of measurement. And contrast (gain) amendment data are given to gain control electrical-potential-difference generating circuit 10R, and bright (pedestal level) amendment data are given to pedestal level control voltage generating circuit 9R.

[0028] With reference to drawing 2, gain control electrical-potential-difference generating circuit 10R is equipped with a multiplier 31 thru/or 34 and multipliers 39 and 40, the multiplier (1-jm/n) generator 35, the multiplier (jm/n) generator 36, adders 37, 38, and 43, the multiplier (1-jm, /n) generator 41, the

multiplier (jm/n) generator 42, D/A-converter(DAC) 44A, and LPF50.

[0029] On the other hand, pedestal level control voltage generating circuit 9R is equipped with the same circuitry as gain control electrical-potential-difference generating circuit 10R as shown in <u>drawing 3</u> (in <u>drawing 3</u>, the same reference number as the component of <u>drawing 2</u> is used except for D/A-converter (DAC) 44B for convenience).

[0030] Thus, color correction data other than point of measurement are also computable by linear interpolation as mentioned above by constituting gain control electrical-potential-difference generating circuit 10R and pedestal level control voltage generating circuit 9R from a weighting-factor generator, a

multiplier, and an adder, respectively.

[0031] The contrast (gain) correction factor data A (j, k) computed in gain control electrical-potential-difference generating circuit 10R and pedestal level control voltage generating circuit 9R, respectively and the bright (pedestal level) amendment data B (j, k) are given to the gain equalization circuit 2 and the clamp level control circuit 8 via D/A converters (DAC) 44A and 44B and LPF50 as gain control (analog) electrical-potential-difference 45AR and (analog) pedestal level control voltage 45BR.
[0032] As mentioned above, although R circuit was explained, by having the same gain control electrical-potential-difference generating circuit, a pedestal level control voltage generating circuit, and irregular color amendment data memory also in G circuit and B circuit, also in G circuit and B circuit, each color level can be independently amended like R circuit, and the irregular color of the display image by which synthetic projection was carried out is canceled.

[0033] As mentioned above, although the irregular color was told to the subject, if each color level of RGB is changed to coincidence, it not only amends an irregular color, but it can amend brightness

unevenness.

[0034] In addition, if PROM which programmed the translation table as an address-modification circuit 48 shown in <u>drawing 1</u> or <u>drawing 2</u> is used, a projection method can change the address which reads correction value with the change signal 49 of right-and-left reversal or vertical reversal.

[0035] Although the above-mentioned example explained the liquid crystal projector, it is clear from above-mentioned explanation that it is effective also in irregular color amendment of a CRT type projector.

[0036]

[Effect of the Invention] As explained above, it is not necessary to have like before a means to memorize the means (cursor generating circuit) and correction value which specify an irregular color to a frame memory, in this invention. It compares, although it was required. and the capacity of the frame memory which reads the total correction value of R, G, and B conventionally -- 1,310,720x3x (number of amendment data bits:, for example, 8 bits) -- In this invention, the color correction (white or black) data volume of PROM-memory - is x(m+1) (m'+1) x3x(number of amendment data bits:, for example, 8 bits) =289x3x (number of amendment data bits:, for example, 8 bits). It is effective in memory space being reducible to about 1/5000.

[0037] Furthermore, in this invention, also when an amending point (coordinating point) is required for

the whole screen surface, amendment mark (the number of point of measurement) decrease to x(m+1) (m'+1) =289. Therefore, it is effective in large compaction of tuning being obtained. [0038] In addition, by this invention, although the conventional color correction data were only white balance amendment data, since both the contrast amendment data A for white balance amendment and the bright amendment (PETESUTARU level amendment) data B for the irregular color (black balance) amendment with black level can be read as color correction data, there is an advantage that not only a white balance but amendment of black balance also becomes possible.

[0039] Moreover, since it has the address translation circuit, it is effective in an irregular color not producing the projection direction which projects light on a screen, even if it changes right and left, the upper and lower sides, or right and left and the upper and lower sides into coincidence.

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS


[Drawing 4] 一百余の水平方向×						
		l	2	x	x+1	m
	+	A(1,1)	A(2,1)			
+		B(1,1)	B(2,1)			
	2	A(1,2)	A(2,2)			
		B(1,2)	B(2,2)			
方向ソ	y			A(x,y)	A(x+l,y)	
•				B(x,y)	B(x+i,y)	
	y+i		- 1	A(x,y+1)	A(x+1,y+1)	
				B(x,y+1)	B(x+1,y+1)	
	m′					A(m,m')
						B(m,m')




[Drawing 1]



[Drawing 2]



[Drawing 3]



[Translation done.]